v ss v ss v ss v ss v ss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 v dd v dd v ss TE7751 (1/4)
il08 c-mos super i/o expander (8-bit x 9 ch)
?op view
TE7751 (2/4) 53 54 55 56 57 58 59 60 66 67 68 69 62 63 64 65 70 71 72 73 d0 d1 d2 d3 d4 d5 d6 d7 a0 a1 a2 a3 reset cs rd/rw wr/men ios0 ios1 ios2 ms 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 p10 p11 p12 p13 p14 p15 p16 p17 p20 p21 p22 p23 p24 p25 p26 35 36 37 38 39 41 42 43 44 45 46 47 48 49 50 51 52 74 75 76 77 78 79 80 p27 p30 p31 p32 p33 p34 p35 p36 p37 p40 p41 p42 p43 p44 p45 p46 p47 p50 p51 p52 p53 p54 p55 p56 p57 p60 81 82 83 84 85 86 87 88 91 92 93 94 95 96 97 98 99 p61 p62 p63 p64 p65 p66 p67 p70 p71 p72 p73 p74 p75 p76 p77 9 10 11 12 14 15 17 18 100 1 2 3 4 5 6 7 p90 p91 p92 p93 p94 p95 p96 p97 p80 p81 p82 p83 p84 p85 p86 p87 input a0 - a3 cs ios0 - 2 ms rd/rw reset wr/men input/output d0 - 7 p10 - 17 p20 - 27 p30 - 37 p40 - 47 p50 - 57 p60 - 67 p70 - 77 p80 - 87 p90 - 97 ; address input ; chip select ; mode select ; read/write ; reset ; write/motorola enable ; data bus ; i/o port 1 ; i/o port 2 ; i/o port 3 ; i/o port 4 ; i/o port 5 ; i/o port 6 ; i/o port 7 ; i/o port 8 ; i/o port 9 ; i/o select
TE7751 (3/4) pin no. i/o signal signal i/o no. pin signal i/o no. pin signal i/o no. pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i i i i i i i i i i i i i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o i/o p81 p82 p83 p84 p85 p86 p87 vss p90 p91 p92 p93 v ss p94 p95 p96 p97 vss p10 p11 p12 p13 p14 p15 p16 p17 p20 p21 p22 p23 p24 p25 p26 p27 p30 p31 p32 p33 v ss p34 p35 p36 p37 p40 p41 p42 p43 p44 p45 p46 p47 d0 d1 d2 d3 d4 d5 d6 d7 v ss reset cs rd/rw wr/men a0 a1 a2 a3 ios0 ios1 ios2 ms p50 p51 p52 p53 p54 p55 p56 p57 p60 p61 p62 p63 p64 p65 p66 v ss p67 p70 p71 p72 p73 p74 p75 p76 p77 p80 v dd v dd
TE7751 (4/4) 8 p17 - 10 20 - 27 i/o port 1 8 i/o port 2 28 - 31 p23 - 20 4 4 p27 - 24 32 - 35 8 8 i/o port 3 p37 - 30 8 36 - 39, 41 - 44 8 i/o port 4 8 p47-40 45-52 8 78 - 81 p57 - 54 4 4 p53 - 50 74 - 77 i/o port 5 92 - 99 p77 - 70 8 i/o port 7 8 82 - 88, 91 8 p67 - 60 i/o port 6 8 i/o port 8 100 1 2 3 4 5 6 7 p80 p81 p82 p83 p84 p85 p86 p87 8 i/o port 9 8 p97 - 90 9 - 12, 14, 15, 17, 18 8 cr0 cr1 cr2 8 cr3 8 data bus buff 8 53 - 60 d7 - 0 address decoder 69 68 67 66 a3 a2 a1 a0 62 63 64 65 72 71 70 reset cs rd/rw wr/men ios2 ios1 ios0 control logic selector mode 73 ms 8 8 8 8
|
